Apple, in arrivo un sottosistema di memoria ibrido per i suoi nuovi SoC

Ingegneri Apple al lavoro su una soluzione che permetterà di migliorare ulteriormente le prestazioni dei nuovi SoC durante l'accesso alla memoria riducendo le latenze, ottimizzando le comunicazioni tra CPU e GPU, abbassando ancora i consumi energetici.
Apple, in arrivo un sottosistema di memoria ibrido per i suoi nuovi SoC

Apple ha convinto tutti con il suo chip M1 derivato dal design ARM e utilizzato dei nuovi Mac: Apple Silicon: perché il nuovo chip M1 è così veloce?. Tanto che l’azienda di Cupertino sarebbe già al lavoro su SoC ancora più potenti e veloci.

La “ricetta vincente” dell’Apple M1 è che esso utilizza, nascosti all’interno dello stesso package, un sistema di memoria unificato con la DRAM collegata direttamente al processore. Una soluzione che permette di ridurre le latenze e fa sì che sia CPU che GPU possano condividere la memoria disponibile. I dati non devono essere spostati “avanti e indietro” tra CPU e GPU con evidenti benefici anche sul piano delle prestazioni grafiche.

Secondo gli ingegneri Apple vi sarebbero ancora ulteriori margini di miglioramento: un brevetto registrato dall’azienda nel 2016 e del quale si conosce oggi l’esistenza offre spunti interessanti. Soprattutto dopo aver visto quanto la Mela è stata capace di realizzare con il suo chip M1.

Il brevetto in questione si concentra su due tipi di memoria DRAM inseriti in un sottosistema ibrido all’interno del medesimo package: il primo è a bassa densità ma con una larghezza di banda elevata; il secondo esattamente l’inverso ovvero alta densità e larghezza di banda più contenuta. La DRAM della prima tipologia si comporta come una cache ed evita di dover “spillare” larghezza di banda dalla DRAM tradizionale.

Non si tratta di qualcosa di assolutamente originale perché un sistema di cache o buffer è stato utilizzato in altri prodotti ed è stato di recente implementato nel chip AMD Navi 21 (architettura RDNA 2) con il nome di Infinity cache.

La soluzione del sottosistema di memoria ibrido multilivello sul quale sta lavorando Apple verrebbe utilizzato nei futuri SoC anche con l’obiettivo di ridurre i consumi energetici.
Lasciando le informazioni che possono essere utilizzate da qualche altro elemento del chip (CPU o GPU) all’interno della cache si evita di dover fare perno sulla memoria principale con interrogazioni che sarebbero più lente e costose dal punto di vista energetico sprecando inoltre parte della larghezza di banda.

Apple potrebbe utilizzare la soluzione descritta nel suo brevetto già nei prossimi SoC (serie M) destinati ai suoi sistemi Mac.

Ti consigliamo anche

Link copiato negli appunti