Intel pensa a memorie sopra la CPU: il progetto che può cambiare i chip

Intel potrebbe tornare a occuparsi direttamente di memorie, ma non nel modo in cui lo faceva decenni fa. Lip-Bu Tan, CEO della società, ha lasciato intendere che il settore offre nuovamente spazio per innovazioni profonde, soprattutto quando memoria e processore smettono di essere componenti fisicamente distanti e iniziano a integrarsi nello stesso package, fino all’ipotesi di impilare la memoria direttamente sopra la CPU. Non si tratta ancora dell’annuncio di una nuova linea commerciale: Tan ha parlato piuttosto di un progetto a cui tiene particolarmente e di nuove architetture in fase di studio.

La frase acquista peso se si guarda alla storia dell’azienda. Intel nacque nel 1968 con un’attività fortemente legata alle memorie e nel 1970 introdusse la 1103, una DRAM da 1 Kbit che contribuì alla sostituzione delle memorie a nuclei magnetici. Poi arrivò la svolta: il 10 ottobre 1985 Intel annunciò l’uscita dal mercato DRAM, schiacciato da prezzi in caduta, eccesso di offerta e dalla crescente competitività dei produttori giapponesi. L’azienda concentrò così risorse e investimenti sui microprocessori, scelta che avrebbe definito buona parte della sua storia successiva.

Quarant’anni dopo, però, il rapporto fra capacità di calcolo e memoria è diventato uno dei problemi tecnici più importanti dell’industria dei semiconduttori. L’intelligenza artificiale richiede quantità enormi di dati da spostare continuamente verso GPU, acceleratori e CPU; aumentare soltanto la potenza grezza serve a poco se il processore trascorre troppo tempo aspettando che quei dati arrivino.

Perché Intel torna a guardare con interesse alla memoria

Tan ha spiegato di aver considerato per lungo tempo le memorie un’attività essenzialmente “commodity“, quindi molto sensibile alle oscillazioni dei prezzi e difficile da differenziare tecnologicamente. La situazione, secondo il CEO, è cambiata.

La domanda prodotta dai data center AI e la diffusione delle memorie a elevata larghezza di banda hanno trasformato un componente che per anni si acquistava soprattutto sulla base di capacità e prezzo in una parte determinante dell’architettura del sistema.

Il balzo in avanti assicurato dalla tecnologia HBM

Tecnologie come HBM (High Bandwidth Memory) adottano un approccio molto diverso rispetto ai normali moduli DDR installati sulla scheda madre. Diversi die di memoria DRAM sono impilati uno sopra l’altro e collegati tramite TSV (Through-Silicon Via), minuscoli collegamenti elettrici che attraversano verticalmente il silicio. Lo stack è poi collocato nello stesso package del processore o dell’acceleratore, normalmente a pochi millimetri dal die logico, sfruttando interposer o altre tecniche di packaging avanzato.

Il vantaggio non deriva soltanto dalla minore distanza. Con una DIMM tradizionale il controller della memoria comunica attraverso un numero relativamente limitato di linee elettriche che percorrono il package, il socket e le piste della scheda madre. HBM può invece mettere a disposizione un’interfaccia molto più ampia, composta da migliaia di connessioni che lavorano in parallelo. Anziché aumentare soprattutto la frequenza con cui transitano i dati, si allarga enormemente la “strada” sulla quale quei dati viaggiano.

Una connessione più corta e larga offre anche un altro beneficio: per trasferire ciascun bit serve meno energia, perché diminuiscono le capacità elettriche da caricare e scaricare a ogni commutazione del segnale.

Il rovescio della medaglia è il costo. HBM richiede una quantità significativa di silicio, processi di assemblaggio sofisticati e capacità produttiva specializzata. Inoltre compete indirettamente con altri prodotti per wafer, attrezzature e linee dedicate al packaging avanzato.

Il ritorno di Seok-Hee Lee dice molto sulle intenzioni di Intel

Un indizio particolarmente interessante arriva dal rientro in casa Intel di una figura come Seok-Hee Lee.

Lee, già presidente e CEO di SK hynix, è entrato in Intel Foundry come executive vice president con responsabilità su advanced packaging, integrazione dei sistemi, sviluppo delle tecnologie back-end e produzione back-end.

Non è quindi soltanto un manager con esperienza generica nel settore dei semiconduttori: Lee conosce da vicino il mercato DRAM e le tecnologie HBM, aree in cui SK hynix ha assunto un ruolo di primo piano. Intel ha inoltre spiegato esplicitamente che il suo compito comprende l’integrazione stretta fra logica, memoria, networking e altri componenti all’interno di sistemi ad alte prestazioni.

Tan stesso ha richiamato la nomina di Lee mentre parlava delle nuove architetture di memoria. È quindi assai probabile che la società di Santa Clara abbia in serbo una serie di novità che sfruttano l’utilizzo delle competenze di packaging, interconnessione e processo produttivo per progettare un tipo di memoria profondamente legato alla logica che deve alimentare.

Memoria sopra la CPU: perché lo stacking può cambiare le prestazioni

L’accenno più significativo di Tan riguarda proprio lo stacking 3D. Il CEO di Intel ha osservato che CPU e memoria potrebbero offrire molteplici opportunità di integrazione verticale. Invece di collocare i chip uno accanto all’altro sul package, una parte della memoria potrebbe trovarsi fisicamente sopra il die logico.

Avvicinare memoria e unità di calcolo riduce la distanza percorsa dai segnali e permette di aumentare drasticamente la densità delle connessioni con vantaggi concreti sia in termini di larghezza di banda che di efficienza energetica. Spostare un bit attraverso pochi micrometri richiede meno energia che trasportarlo lungo centimetri di piste elettriche.

Per i carichi AI, HPC e server, dove miliardi di trasferimenti avvengono continuamente, il vantaggio può diventare sostanziale.

Impilare memoria sopra una CPU, tuttavia, non è affatto semplice: il processore genera molto calore e la memoria non ama temperature elevate; aumenta inoltre la difficoltà di raffreddare il die sottostante. Servono connessioni verticali estremamente affidabili, rese produttive elevate e procedure di test che consentano di individuare i die difettosi prima dell’assemblaggio finale. Aumentano anche i problemi legati alla distribuzione dell’alimentazione e alle dilatazioni termiche dei diversi materiali.

Il brevetto Intel XBM rende l’ipotesi molto meno astratta

Le dichiarazioni di Tan arrivano poco dopo la pubblicazione di una domanda di brevetto Intel relativa a una tecnologia denominata XBM (Cross-Batch Memory).

La documentazione, depositata il 26 dicembre 2024 e resa pubblica il 2 luglio 2026, descrive un’architettura di memoria ad altissima larghezza di banda che prova ad affrontare alcuni dei limiti economici e produttivi delle implementazioni HBM tradizionali.

Il progetto contempla stack di memoria basati su celle DRAM 1T1C e transistor realizzati nelle strutture BEOL, cioè nei livelli di interconnessione costruiti dopo la formazione dei transistor principali. I die comunicano verticalmente attraverso TSV e connessioni a elevata larghezza di banda; la documentazione descrive inoltre collegamenti seriali basati su UCIe (Universal Chiplet Interconnect Express) verso il resto del sistema.

La proposta prevede die da circa 1,5 GB organizzati in centinaia di blocchi, con più canali e sottocanali: gli stack descritti possono arrivare a otto o sedici livelli.

Sono dettagli interessanti ma va tenuto ben presente che la registrazione di un brevetto conferma che Intel ha studiato una soluzione e ha voluto proteggerne la proprietà intellettuale; non dimostra che esista già un prodotto destinato alla produzione di massa.

UCIe può diventare il collante fra memoria e processori

L’impiego di UCIe nella documentazione XBM è un bell’indizio: nasce come specifica aperta per collegare chiplet all’interno dello stesso package tramite interconnessioni ad alta velocità, bassa latenza e consumi ridotti. La versione UCIe 2.0 ha introdotto nel 2024 il supporto alle architetture 3D; UCIe 3.0, pubblicata nell’agosto 2025, ha portato i data rate a 48 e 64 GT/s per le interfacce previste dalla specifica.

Per Intel rappresenta una tecnologia particolarmente interessante perché permette di pensare al processore non più come a un singolo blocco di silicio, ma come a un insieme di die specializzati: CPU, acceleratori, I/O e memoria possono utilizzare processi produttivi diversi e poi essere assemblati nello stesso package.

È qui che la memoria potrebbe trasformarsi da componente esterno a parte integrante del progetto del processore. Intel possiede già tecnologie di packaging come EMIB e Foveros e sta preparando ulteriori soluzioni, tra cui EMIB-T e HBI. Integrare una nuova architettura di memoria con queste capacità offrirebbe alla società un terreno di differenziazione difficilmente replicabile limitandosi ad acquistare DRAM standard da un fornitore esterno.