AMD EPYC Venice mostra 256 core Zen 6 e chiplet prodotti a 2 nm

AMD ha reso ufficiale la serie EPYC 9006 Venice, una generazione di processori server che porta fino a 256 core e 512 thread per socket, confermando molte delle anticipazioni circolate nelle settimane precedenti.

La famiglia Venice si basa sull’architettura Zen 6 e sulla sua variante ad alta densità Zen 6c, con un approccio chiplet che AMD ha perfezionato rispetto a Turin (Zen 5). Le immagini e i rendering mostrati attorno al keynote Advancing AI di fine luglio 2026 confermano un package con otto CCD (Core Complex Die) disposti attorno a due die I/O centrali, ciascuno CCD da 32 core (realizzati come due Core Complex da 16 core), per arrivare al totale di 256 core e 512 thread nella configurazione di punta.

Questa organizzazione consente di aumentare la densità di calcolo senza passare a un unico die monolitico, mantenendo vantaggi in termini di resa produttiva, scalabilità e gestione dei costi.

AMD EPYC Venice: produzione, processo produttivo e memoria

Venice è il primo processore server HPC in produzione di volume su nodo TSMC N2 (2 nm), con transistor di tipo nanosheet che offrono migliori prestazioni a parità di consumo e una densità maggiore rispetto ai FinFET. AMD dichiara oltre il 70% di miglioramento in prestazioni ed efficienza rispetto a EPYC Turin e un aumento di oltre il 30% nella densità di thread sullo stesso footprint di socket.

La piattaforma introduce fino a 16 canali di memoria DDR5 per socket, con banda teorica intorno a 1,6 TB/s, e diventa la prima CPU server a supportare PCIe Gen 6, elementi cruciali per alimentare carichi di lavoro AI, acceleratori e storage ad alta velocità.

Focus su AI, cloud e calcolo ad alta densità

La serie 9006 è stata presentata in quattro varianti principali, tra cui la linea SP7 dedicata ad ambienti di agentic AI e data center di grandi dimensioni, con modelli fino a 256 core Zen 6c e altre configurazioni fino a 96 core Zen 6 standard per carichi che privilegiano frequenze e prestazioni per core. In test comparativi citati da AMD, il Venice a 256 core ha mostrato circa 2,2 volte il throughput di NVIDIA Vera (88 core) a parità di condizioni, con una densità di core per rack più che doppia.

Questo rende EPYC Venice particolarmente adatto a virtualizzazione massiva, database distribuiti, simulazioni scientifiche, servizi cloud e orchestrazione di nodi di calcolo in infrastrutture orientate all’intelligenza artificiale.

La sfida del consumo energetico

Aumentare fino a 256 core su un singolo socket introduce però nuove complessità nella gestione termica ed elettrica. La progettazione di Venice deve bilanciare il numero di core, le frequenze operative e il TDP, in modo da rimanere compatibile con le specifiche di alimentazione e raffreddamento già diffuse nei data center (inclusi design da 400–600 W per socket). La comunicazione tra i chiplet, la gestione della cache e il routing interno diventano fattori critici per mantenere efficienza e stabilità a tali livelli di integrazione.

Grazie al nodo 2 nm e a un’architettura chiplet evoluta, Venice rappresenta un passo avanti nella scalabilità delle CPU server, confermando la direzione verso pacchetti modulari sempre più densi e centrati sui carichi di lavoro moderni.