Intel 18A e PowerVia: perché l’innovazione frena i clienti esterni

La strategia di rilancio produttivo di Intel passa in modo decisivo dalla capacità di trasformare innovazione di processo in volumi reali per i clienti esterni, un obiettivo che la divisione foundry della società di Santa Clara insegue da oltre un decennio. Il nodo 18A rappresenta uno dei punti più avanzati di questa traiettoria, non solo per la miniaturizzazione spinta ma per l’introduzione di soluzioni strutturali che modificano in profondità il modo con cui il chip è alimentato.

Dopo anni di ritardi sui nodi a 10 e 7 nanometri, Intel ha avviato una riorganizzazione profonda sotto la guida di Pat Gelsinger, investendo decine di miliardi di dollari tra nuovi impianti e revisione dell’intero stack tecnologico. Secondo dati comunicati dall’azienda e analisi indipendenti, il processo produttivo 18A è il primo a integrare contemporaneamente transistor gate-all-around e alimentazione dal retro del wafer in produzione di massa, una combinazione che segna una discontinuità rispetto ai nodi precedenti.

Il nodo 18A e il debutto industriale con Panther Lake

Il primo banco di prova concreto del processo 18A è arrivato con i chip Panther Lake. Il nodo utilizza transistor RibbonFET, una declinazione gate-all-around che sostituisce i FinFET impiegati fino a Intel 3, migliorando il controllo elettrostatico del canale e riducendo le correnti di dispersione (piccole correnti indesiderate che attraversano un transistor anche quando dovrebbe essere spento, causando consumo energetico e dissipazione di calore non necessari) alle basse tensioni operative.

Dal punto di vista dimensionale, 18A non va letto come una semplice riduzione geometrica, ma come un salto architetturale.

Intel dichiara miglioramenti a doppia cifra in termini di performance per watt rispetto a Intel 3, ottenuti non solo grazie alla struttura del transistor ma anche a una revisione completa delle reti di alimentazione e dei layer utilizzati.

Panther Lake ha permesso di dimostrare la maturità del processo su prodotti complessi, con CPU, GPU e acceleratori AI integrati, riducendo i rischi percepiti sul piano dell’affidabilità.

BSPDN e PowerVia: cosa cambia davvero

Il fattore che più distingue 18A dai nodi concorrenti è l’adozione del BSPDN (Backside Power Delivery Network), implementato commercialmente da Intel con il nome PowerVia.

Nello schema tradizionale, le linee di alimentazione e di segnale convivono sugli stessi strati frontside del wafer, con limiti crescenti man mano che la densità aumenta. PowerVia sposta la distribuzione di potenza sul lato posteriore del silicio, liberando spazio sul fronte per interconnessioni più corte e veloci.

Dal punto di vista elettrico, la separazione tra power delivery e signal routing migliora l’integrità dell’alimentazione, riducendo cadute di tensione e rumore. I benefici sono misurabili soprattutto a frequenze elevate e in scenari di carico dinamico, tipici dei moderni core ad alte prestazioni. Tuttavia, l’adozione di BSPDN richiede una riconfigurazione profonda del design fisico del chip.

Perché i clienti esterni esitano

La principale barriera all’adozione esterna di 18A non è legata a rese o stabilità, ma ai costi di transizione progettuale.

Un design pensato per reti di alimentazione frontside non è direttamente portabile su un processo con backside power delivery. Come già accennato nel paragrafo precedente, questo comporta la necessità di ridisegnare integralmente la disposizione fisica dei componenti sul chip e, in molti casi, di rivedere le librerie di celle logiche standard, insieme alle regole che governano il tracciamento delle interconnessioni.

Per aziende fabless con portafogli ampi e cicli di prodotto serrati, il rischio di allungare i tempi di sviluppo è significativo.

A differenza di un passaggio incrementale tra nodi simili, BSPDN introduce una discontinuità che rende difficile il riuso di proprietà intellettuali esistenti. È il motivo per cui molti clienti preferiscono attendere una standardizzazione più ampia del settore prima di impegnarsi su volumi elevati.

Il confronto con le roadmap concorrenti

La scelta di Intel di anticipare l’adozione della backside power delivery colloca l’azienda in una posizione temporale avanzata rispetto ai concorrenti.

TSMC ha annunciato una soluzione analoga a partire dal nodo A16, previsto non prima del 2026–2027, mentre altri player stanno valutando approcci simili su tempistiche ancora più lunghe.

Si tratta quindi di uno scarto temporale che può trasformarsi in vantaggio competitivo per Intel, ma solo se il mercato sarà pronto a sostenere lo sforzo di migrazione.

Secondo gli analisti, l’adozione diffusa di BSPDN è più realistica verso la fine del decennio: in tale scenario, Intel potrebbe capitalizzare l’esperienza accumulata con 18A, proponendosi come partner tecnologicamente maturo.

18A-P e la strategia di transizione

Per ridurre le resistenze iniziali, Intel ha già delineato una variante denominata 18A-P, pensata per offrire parte dei benefici del nodo originale con compromessi mirati sulla complessità progettuale.

L’obiettivo è rendere più graduale il passaggio per i clienti esterni, mantenendo compatibilità con alcune metodologie tradizionali e migliorando al contempo l’efficienza energetica.

Parallelamente, la roadmap verso i nodi successivi, come 14A, mira a intercettare un momento in cui l’intero settore starà già ripensando transistor e modalità di alimentazione.