Costruisce RAM funzionante in un capanno da giardino: impresa incredibile

Costruire memoria RAM in un capanno da giardino sembra una provocazione: invece racconta molto bene dove si è arrivati oggi con la microelettronica e quanto siano diventati complessi – e costosi – i processi industriali. Il mercato globale delle memorie è fortemente concentrato: aziende come Samsung, SK Hynix e Micron controllano gran parte della produzione, con effetti evidenti sui prezzi, influenzati anche dalla domanda legata all’intelligenza artificiale. L’idea di costruire celle di memoria funzionanti in un laboratorio domestico assume un valore che va oltre la curiosità tecnica.

L’esperimento condotto da uno youtuber noto come Dr.Semiconductor dimostra una cosa precisa: alcune fasi fondamentali della fabbricazione dei semiconduttori possono essere replicate su scala ridotta, con risultati reali. Non si tratta di competere con l’industria, ma di capire – davvero – come nasce un dispositivo che normalmente consideriamo una scatola nera.

Dal capanno alla cleanroom: replicare il funzionamento della RAM in un ambiente controllato

Il primo ostacolo non è elettronico ma ambientale. La produzione di chip richiede ambienti con concentrazione di particelle estremamente bassa: una cleanroom di classe 100 mantiene meno di 100 particelle per piede cubo (0,028 metri cubi). In un contesto domestico, ottenere condizioni simili è difficile, ma non impossibile almeno in forma approssimata.

Nel suo laboratorio improvvisato, Dr.Semiconductor utilizza filtri HEPA, controllo del flusso d’aria e superfici trattate per ridurre la contaminazione. Non si raggiunge la purezza industriale, e infatti la resa resta limitata; però il livello è sufficiente per produrre strutture funzionanti su piccola scala. In pratica, basta eliminare la maggior parte delle impurità per ottenere “qualche” dispositivo valido.

L’architettura della cella DRAM e le implicazioni progettuali

Una cella di DRAM si basa su una struttura estremamente semplice: un transistor e un condensatore. Il transistor agisce come interruttore, mentre il condensatore immagazzina la carica che rappresenta il bit.

Nelle memorie RAM, in particolare nelle DRAM, il processo di lettura è definito “distruttivo” perché, per rilevare il valore memorizzato, la carica elettrica contenuta nel condensatore è parzialmente o completamente scaricata; di conseguenza, il dato deve essere riscritto tramite un’operazione di refresh periodico, necessaria a ripristinare e mantenere correttamente l’informazione.

Lo youtuber presenta una struttura realizzata con una matrice 5×4, basata su transistor progettati per avere una lunghezza di gate inferiore al micron. È una scala molto lontana dai nodi industriali a 5 nm o 3 nm, ma sufficiente per osservare il comportamento elettrico reale. Il punto è che già sotto il micron emergono effetti fisici complessi, spesso trascurati nei modelli teorici.

Dalla preparazione del wafer all’ossido di silicio

Il processo illustrato nel video trae origine da un wafer di silicio, tagliato lungo i piani cristallini con strumenti meccanici di precisione. La prima fase prevede una pulizia con solventi come acetone e alcol isopropilico, necessaria per eliminare contaminanti organici.

Segue l’ossidazione termica, realizzata a circa 1.100°C: in queste condizioni, il silicio reagisce con l’ossigeno formando uno strato di ossido di circa 3.300 Angstrom. Questo strato funziona come barriera protettiva e base per le lavorazioni successive.

Viene quindi utilizzato un sistema a doppio strato di resist: un primo livello di LOR (Lift-Off Resist), che migliora l’adesione al substrato, e un secondo strato di photoresist, un materiale fotosensibile che reagisce alla luce durante la fase di esposizione.

Dopo il processo di cottura, necessario per stabilizzare i materiali, si ottiene un film uniforme di circa 1 micrometro di spessore, pronto per la successiva fase di esposizione alla radiazione.

Fotolitografia sub-micronica e incisione selettiva

La definizione delle strutture avviene tramite fotolitografia, utilizzando un sistema ottico derivato da un microscopio che riduce il pattern originale. L’esposizione alla luce UV genera un foto-acido nelle aree illuminate, poi rimosse con uno sviluppo chimico.

Dopo aver definito il disegno (pattern), si procede con l’etching a secco, una tecnica di incisione che utilizza gas reattivi per rimuovere in modo mirato lo strato di ossido solo nelle aree desiderate.

Il photoresist residuo, ovvero il materiale fotosensibile usato per trasferire il pattern, è poi eliminato utilizzando DMSO (dimetilsolfossido) riscaldato, un solvente noto per la sua elevata capacità di sciogliere composti organici. La sequenza rappresenta una fase standard nei processi produttivi industriali, eseguita dal Dr.Semiconductor con strumenti opportunamente adattati.

Doping e formazione del transistor

Per rendere il silicio conduttivo nelle regioni attive, Dr.Semiconductor introduce fosforo tramite una tecnica alternativa all’impiantazione ionica: lo spin-on glass drogato. Dopo l’applicazione, il wafer subisce un ciclo termico: circa 1.100°C per la diffusione iniziale, seguito da una fase di drive-in a 1.000°C per controllare la profondità dei droganti.

Prima di far crescere lo strato di ossido di gate (sottile pellicola isolante che controlla il flusso di corrente nel dispositivo), si esegue una pulizia con la cosiddetta piranha solution, una miscela altamente ossidante utilizzata per eliminare residui organici e contaminanti metallici dalla superficie.

L’ossido ottenuto, con uno spessore di circa 20 nanometri (milionesimi di millimetro), è un elemento critico perché influisce direttamente sul comportamento elettrico e quindi sulle prestazioni sia del transistor sia del condensatore.

La fase conclusiva prevede la realizzazione delle connessioni elettriche. Tramite acido fluoridrico Dr.Semiconductor ha aperto i contatti nell’ossido preparando la struttura per i successivi test elettrici.

Prestazioni reali e limiti fisici

Le misurazioni eseguite con strumenti di laboratorio evidenziano comportamenti rilevanti: il transistor opera come un interruttore, cioè consente o blocca il passaggio di corrente, ma quando le dimensioni interne si riducono troppo emergono fenomeni tipici dei dispositivi miniaturizzati, come il punch-through. Questo effetto si verifica quando la distanza tra source (il terminale da cui entrano i portatori di carica) e drain (quello da cui escono) è così piccola da permettere alla corrente di attraversare il dispositivo anche senza un adeguato controllo del gate, l’elettrodo che regola il flusso. Di conseguenza, a tensioni elevate il gate perde parte della sua capacità di controllare il comportamento del transistor.

Il condensatore raggiunge una capacità di circa 12,3 picofarad, in linea con le aspettative teoriche. Tuttavia, la ritenzione della carica resta limitata: la scarica completa avviene in circa 2 millisecondi, contro i 64 millisecondi tipici della DRAM commerciale. Un comportamento che impone frequenze di refresh molto più elevate.

Il risultato ottenuto è comunque notevole: la cella DRAM si carica a 3V in meno di 200 nanosecondi, dimostrando che il principio di funzionamento è corretto.

Un esperimento che cambia prospettiva

Non esiste, ovviamente, alcuna possibilità di produrre gigabyte di memoria in un laboratorio domestico. Il valore del lavoro del Dr.Semiconductor è comunque prezioso perché mostra che la fabbricazione di semiconduttori, seppur complessa, non è un processo misterioso o inaccessibile.

Esperimenti come quello condotto a termine con successo permettono di osservare direttamente fenomeni che, diversamente, rimarrebbero astratti. E offrono una lettura diversa dell’hardware moderno: non come prodotto finito, ma come risultato di una sequenza precisa di trasformazioni fisiche e chimiche.

Credit immagini nell’articolo: Dr.Semiconductor